AMDが発表したSpartan UltraScale+プログラマブルロジックチップ - エッジコンピューティング向けの最適設計

AMDは、コストに敏感なエッジアプリケーション向けに特別に設計されたSpartan UltraScale+プログラム可能ロジックチップを発表しました。カリフォルニア州サンタクララに本社を置く同社は、Xilinxの490億ドルの買収の一環として、高度なフィールドプログラマブルゲートアレイ（FPGA）をリリースしました。この新しいチップは、高い入出力（I/O）数、向上した電力効率、堅牢なセキュリティ機能を提供するように設計されており、埋め込みビジョン、ヘルスケア、産業ネットワーキング、ロボティクス、映像などさまざまな業界に適しています。

AMDの製品マーケティングシニアマネージャーであるロブ・バウアーは、「私たちの第六世代Spartan FPGA製品ラインは、業界で最も広く使用されている製品の一つです」と最近のプレスブリーフィングで述べました。「Spartan FPGAは、日常のデバイスから画期的な革新まで、テクノロジーを支えています。」

Spartan UltraScale+チップは、28nm製造プロセスで製造されたデバイスの中で最高のI/O対ロジックセル比を誇り、技術的な進歩を示しています。前世代と比べてトータルで最大30%の電力消費削減と性能向上を実現しています。

AMDのアダプティブ＆エンベデッドコンピューティンググループのコーポレートバイスプレジデントであるカーク・サバンは、「Spartan FPGAファミリーは、25年以上にわたり、生命を救う自動除細動器からCERNの粒子加速器まで、人類の重要な革新に貢献してきました。Spartan UltraScale+ファミリーは、実績のある16nm技術を基にしており、セキュリティとデザイン能力を強化しています」と述べ、顧客にとってコスト効果の高いソリューションを提供するというコミットメントを強調しました。

柔軟なI/Oと電力効率

エッジコンピューティング向けに最適化されたSpartan UltraScale+ FPGAは、高いI/O数と適応可能なインターフェースを提供し、さまざまなデバイスとのシームレスな統合を実現します。最大572のI/Oと3.3Vまでの電圧をサポートし、エッジセンサーおよび制御アプリケーション向けの多様な接続性を可能にしています。16nmアーキテクチャとさまざまなパッケージオプションにより、高密度のI/Oをコンパクトな形状で実現しています。

これらのFPGAは、16nm FinFET技術を使用することで28nm Artix 7ファミリーと比較して最大30%の電力消費削減を実現しています。また、強化されたLPDDR5メモリコントローラおよびPCIe Gen4 x8サポートを備え、今後のアプリケーションに向けた電力効率を確保しています。

エッジアプリケーションにおけるセキュリティは重要な側面であり、Spartan UltraScale+ FPGAにはNIST承認アルゴリズムによるポスト量子暗号などの機能が備わっています。これにより、進化するサイバー脅威に対する堅牢な知的財産保護を提供しています。各デバイスは物理的に複製不可能な機能を持っており、ユニークなフィンガープリントを提供することで安全性を高めています。

「エッジデバイスが収集するデータが増える中で、ユーザーのプライバシーと知的財産の保護は不可欠になってきました」とバウアーは指摘しました。「セキュリティは、今や私たちの顧客にとって基本的な要件です。」

チップはPPK/SPKキー管理をサポートすることで、古くなったまたは侵害された鍵を管理し、改ざんのリスクを軽減します。さらに、サイドチャネル攻撃から保護するための差分電力解析を使用し、悪用を防ぐために永久的な改ざんペナルティを備えています。単一イベントのアップセットに対する強化された耐性により、迅速かつ信頼性の高い構成が保証されます。

AMD FPGAライン全体は、Spartan UltraScale+ファミリーを含むAMD Vivado Design SuiteおよびVitis Unified Software Platformによってサポートされています。この統合により、設計と検証プロセス全体で生産性向上が期待できます。

Spartan UltraScale+ FPGAファミリーのサンプリングおよび評価キットは、2025年上半期にリリース予定で、ドキュメントへの即時アクセスが可能です。ツールサポートは2024年第4四半期から開始される見込みです。Spartanラインは1998年に初めて登場しました。